HOME>디지털 실무>디지털 회로 시스템설계>Verilog Vivado 기초+실무
ONLINE CLASS

Verilog Vivado 기초+실무

?

수강 전 꼭 확인하세요

수강 전 자주 묻는 내용을 간단히 안내드립니다.

Q초보자도 교재 없이 수강 가능한가요? 프로그램 정보는?
A

네, 영상과 실습자료로 쉽게 학습할 수 있습니다. 알지오는 원격평생교육원으로 프로그램 관련 정보는 제공하지 않습니다.

◆
기업이 선택한 신뢰 강의

검증된 커리큘럼과 전문 강사진으로 높은 만족도를 제공합니다.

자세히 보기  >
♥
수강료 일부는 사회환원에 사용됩니다.

작은 나눔이 더 나은 내일을 만듭니다.

자세히 보기  >
REAL REVIEW

수강생 리얼후기!

실제 수강생의 학습 경험을 확인해 보세요.

수강후기를 불러오는 중입니다.

Verilog Vivado 기초+실무 Verilog Vivado 기초+실무

  • Verilog Vivado 기초+실무

  • 강의구성
  • (25강) 전체 : 17시간 10분|평균 : 41분12초
  • 이용기간/강사
  • 2개월
    알지오 R&D [IT]
  • 증빙가능
  • 수료증, 수강증, 학습진도
  • 수강료
  • 470,000원할인235,000원
  • 알지오 패키지
    • "5개월" 혜택!
?

수강 전 꼭 확인하세요

수강 전 자주 묻는 내용을 간단히 안내드립니다.

Q 초보자도 교재 없이 수강 가능한가요? 프로그램 정보는?
A

네, 영상과 실습자료로 쉽게 학습할 수 있습니다. 알지오는 원격평생교육원으로 프로그램 관련 정보는 제공하지 않습니다.

수강료 일부는 사회환원에 사용됩니다.

작은 나눔이 더 나은 내일을 만듭니다.

자세히 보기 >
  • 01.59분 아주 쉽고 확실한 설치와 2개의 게이트 실습
    윈도우에서 Vivado 돌리기, 알고리즘 선언, 각각의 문법설명과 초보도 쉽게 할 수 있는 시뮬레이션과 도식
    무료사용 라이센스 및 설치과정/가상화 프로젝트 모듈/and gate 코딩/시뮬레이션 코딩 및 확인/or gate 코딩/시뮬레이션 코딩 및 확인/xor gate 코딩/시뮬레이션 코딩 및 확인/RTL합성후 도식 시뮬레이션
  • 02.24분 초보라도 실무 사용방법을 쉽게 학습합니다.
    게이트 중첩과 모듈제거 인스턴스모듈
    modules 코딩/modules 시뮬레이션 관련/threein gate 코딩/threein gate 시뮬레이션 관련
  • 03.58분 설계의 실제 변수와 게이트들의 시간별 모니터링 함께 시뮬레이션
    최적화된 게이트설계 기본부터 실무적인 부분까지 모두 따라하기
    gate level 자동최적화 도식/시뮬레이션/교란변수 및 백터 스칼라/상수 및 정수 parameter 조건문/콘솔확인용 모니터정의 및 설명
  • 04.50분 Latch 와 D-FlipFlop 쉽게 설계하고 #5 무한반복
    Sensitivity Blocking과 Non-Blocking 동작 변화의 차이를 확인하면서 실습
    Latch rs 설계 및 구현/Latch d 알고리즘/Non-Blocking의 종류별실습/D-FlipFlop의 실습
  • 05.56분 D flip-flop과 shifter, 카운터 이용한 Serial to Parallel 회로 설계
    D flip-flop 배열을 간단하게 설계하는 방법, 카운터 회로 설계와 코딩, 플립플롭과 카운터 회로를 이용한 Serial to Parallel 회로, 스칼라 와 백터 이해
    D flip-flop 모듈 genvar generate/dff 반영하고 8개의 도식보기/시뮬레이션/카운터 모듈 parameter 시뮬레이션/Ser to Par에 dff연동
  • 06.39분 Parallel to Serial 회로 및 parity bit 설계
    Parallel to Serial 회로 설계, parity bit 생성기 설계, 통신 오류검출
    Parallel to Serial/parity 입력관련 검출/parity 출력과 임의 오류발생
  • 07.48분 비바도에서의 도식을 이용한 회로 설계 RTL
    비바도 편집에서의 도식 회로를 설계하는 방법을 회로를 통해 진행
    4개의 모듈을 1파일로/비바도의 도식활용 가산기1 작업/비바도의 도식활용 가산기2 작업/비바도의 도식활용 가산기 통합 및 회로확인
  • 08.25분 Mux/Demux 회로 설계
    Mux/Demux 회로를 설계하고 시뮬레이션을 통해 동작을 검증
    Mux 디자인코딩/Mux시뮬레이션과 도식/Demux 디자인코딩/Demux 시뮬레이션
  • 09.38분 Case문 인코더 및 디코더 설계
    demux를 case문으로 설계하면서 깔끔해지는 코딩 실습, 인코더와 디코더 회로설계, 디코더를 삼항 연산 실습하고 시뮬레이션
    demux와 case 코딩과 도식/demux와 case 시뮬레이션/encoder 8x3 포트별 코딩 도식/encoder 8x3 시뮬레이션/decoder 3x8 종류별 코딩/도식과 시뮬레이션
  • 10.41분 Barrel Shifter 회로 설계
    casez, casex의 차이 데이터 합성, barrel shifter 설계
    case ex의 심층설명 시뮬레이션/case ex 시뮬레이션2/barrel shifter 1유형/barrel shifter 2유형/barrel shifter 추가코딩 및 시뮬레이션
  • 11.39분 Frequency Divider 회로 설계
    주파수 분주기 다양한 파형의 주기를 여러 코딩 기법, 많은 양의 출력을 갖는 분주기 설계하는 방법 각 분주된 주파수 결과 확인
    clk div12 코딩 및 도식 시뮬레이션/clk div13 코딩 및 도식 시뮬레이션/clk divs 1차코딩/clk divs 12~13객체연결 도식/clk divs 16비트실습
  • 12.51분 Mealy 및 Moore 머신 회로설계
    밀리 루프와 무어 루프를 설계하고 각각의 동작에 대해 시뮬레이션 검증
    mealy의 코딩/도식과 시뮬레이션/moore의 코딩/도식과 시뮬레이션
  • 13.53분 Signal Generator 회로 설계
    FSM을 이용한 임의로 Serial 신호를 발생시키는 로직 설계 단계별 시뮬레이션 검증, 주의할 점과 문제를 찾아 해결
    Signal Generator 기본코딩/여러 parameter/always/시뮬레이션/코딩 추가/최종 마무리코딩/최종시뮬레이션
  • 14.39분 RAM 회로 설계
    enable port 입력값에 따라 read 또는 write mode로 동작하는 RAM회로 설계
    RAM 설계 input output integer/always 회로보기/시뮬레이션 코딩및 확인/RAM FSM코딩/시뮬레이션 코딩및 확인
  • 15.37분 ROM 회로 설계
    Read만 가능한 일반적인 ROM 회로 설계, 사용자가 직접 데이터를 최초 1회만 저장하여 사용하는 ROM을 inout port와 FSM을 이용해 설계
    input output integer initial/테스트 벤치 시뮬레이션/inout test assign/테스트 벤치 시뮬레이션/ROM FSM/테스트 벤치 시뮬레이션
  • 16.28분 task와 function 사용
    task와 function 정의 활용하는 방법, 덧셈/뺄셈 코드 설계 특징을 설명하고 주의할 점
    simple cal task/함수 always 지정과 도식/시뮬레이션과 코딩
  • 17.38분 디지털 도어락 설계 (1/4)
    도어락의 동작을 Verilog로 표현하는 방법을 가장 기본적인 구조부터
    first lv 설계 clk 변수 always/시뮬레이션 코딩 및 확인/middle lv 설계 always/시뮬레이션 코딩 및 확인
  • 18.54분 디지털 도어락 설계 (2/4)
    clock와 reset회로 설계
    clk dic sc코딩/시뮬레이션 코딩및 점검/reset holder 코딩/시뮬레이션 코딩및 점검/Digital Doorlock 의 기능
  • 19.39분 디지털 도어락 설계 (3/4)
    디지털 도어락의 블록을 설계하고 시뮬레이션을 통해 동작 검증
    door state 설계/시뮬레이션/comparator 설계/시뮬레이션/pw memory 설계/시뮬레이션
  • 20.45분 디지털 도어락 설계 (4/4)
    pw input open_timer 비밀번호 설정, 문열림, 패스워드 오류, 비밀번호 적절성, 알람경보 기능
    open timer 코딩/시뮬레이션 코딩/pw input 코딩/도식설계의 과제와 방법안내
  • 베릴로그 스페셜 (요약정리) 특강
  • 21.34분 1~4강 베릴로그 요약정리 특강
    1강부터 4강까지의 내용을 요약하여 정리합니다.
    1강 요약/2강 요약/3강 요약/4강 요약
  • 22.32분 5~8강 베릴로그 요약정리 특강
    5강부터 8강까지의 내용을 요약하여 정리합니다.
    5강 요약/6강 요약/7강 요약/8강 요약
  • 23.43분 9~12강 베릴로그 요약정리 특강
    9강부터 12강까지의 내용을 요약하여 정리합니다.
    9강 요약/10강 요약/11강 요약/12강 요약
  • 24.29분 13~16강 베릴로그 요약정리 특강
    13강부터 16강까지의 내용을 요약하여 정리합니다.
    13강 요약/14강 요약/15강 요약/16강 요약
  • 25.31분 17~20강 베릴로그 요약정리 특강
    17강부터 20강까지의 내용을 요약하여 정리합니다.
    17강 요약/18강 요약/19강 요약/20강 요약

강의목록 다운로드                        1:1 강의 질문&답변